国产999精品久久久久久-久久99精品国产麻豆不卡-好男人www免费高清视频在线-69久久久久精品9999不卡片-中文字幕一区二区三区日韩精品
社會(huì)招聘
Join us

職位信息

  • 職位名稱
  • 招聘人數(shù)
  • 工作地點(diǎn)
  • 發(fā)布時(shí)間
  • 查看詳情
  • ?EDA研發(fā)工程師
  • 若干人
  • 青島
  • 2024-08-22
  • 詳情
  • 職位類型:社會(huì)招聘
(薪資:12000-35000)    

1、計(jì)算機(jī)/軟件設(shè)計(jì)/電子/微電子等相關(guān)專業(yè)本科及以上學(xué)歷;
2、熟悉并能夠熟練使用EDA工具; 
3、具有軟件架構(gòu)設(shè)計(jì)、算法理論和機(jī)制等知識(shí); 
4、精通基于Linux C/C++軟件開(kāi)發(fā),熟悉多線程,socket通信,C++11; 
5、熟悉gdb,ddd,ddt等調(diào)試工具,熟悉gcc,g++,makefile; 
6、熟練掌握性能調(diào)優(yōu)的方法,精通常用算法和數(shù)據(jù)結(jié)構(gòu); 
7、具有EDA軟件開(kāi)發(fā)工作經(jīng)歷者或EDA算法研究者優(yōu)先; 
8、具有良好的英語(yǔ)水平,能夠熟練的閱讀理解英語(yǔ)技術(shù)文檔并編寫(xiě)文檔; 
9、具有良好的分析能力和解決問(wèn)題能力,具備良好的編碼習(xí)慣,喜歡探索新的技術(shù);    

  • 資深EDA研發(fā)工程師
  • 若干人
  • 青島
  • 2024-08-22
  • 詳情
  • 職位類型:社會(huì)招聘

(薪資:25000-45000)    

1、計(jì)算機(jī)科學(xué)與技術(shù)、軟件工程、數(shù)字幾何、應(yīng)用數(shù)學(xué)等相關(guān)專業(yè),碩士及以上學(xué)歷; 
2、10年以上C++開(kāi)發(fā)經(jīng)驗(yàn),熟悉STL,BOOST庫(kù)以及C++11標(biāo)準(zhǔn),熟悉常見(jiàn)的設(shè)計(jì)模式;
3、有扎實(shí)的數(shù)據(jù)結(jié)構(gòu)與算法基礎(chǔ),熟悉多線程并發(fā)技術(shù); 
4、有較強(qiáng)的邏輯分析能力和快速定位問(wèn)題、解決問(wèn)題能力,部分需要客戶現(xiàn)場(chǎng)調(diào)試和解決問(wèn)題; 
5、有3年以上EDA軟件相關(guān)開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先考慮。    

  • 資深軟件架構(gòu)師
  • 若干人
  • 青島
  • 2024-08-12
  • 詳情
  • 職位類型:社會(huì)招聘

(薪資:15000-40000)    

1. 熟悉linux開(kāi)發(fā)環(huán)境,良好的系統(tǒng)編程、數(shù)據(jù)結(jié)構(gòu)、算法基礎(chǔ)、系統(tǒng)設(shè)計(jì)、解決問(wèn)題能力;
2. 熟悉C++/Python/CUDA等編程語(yǔ)言;
3. 熟悉主流開(kāi)源深度學(xué)習(xí)框架(TensorFlow,PyTorch,MXNet,Caffe等),最好有框架底層優(yōu)化經(jīng)驗(yàn);
4. 有大規(guī)模分布式訓(xùn)練框架(Parameter Server,MPI)開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;
5. 有GPU上性能優(yōu)化與編程開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;
6. 有AutoML,K8S集群調(diào)度與管理,深度學(xué)習(xí)模型壓縮經(jīng)驗(yàn)優(yōu)先。    

  • 人工智能、深度學(xué)習(xí)
  • 若干人
  • 青島
  • 2024-08-12
  • 詳情
  • 職位類型:社會(huì)招聘
(碩士:12000-25000,博士:18000-40000,優(yōu)秀者薪資另議)

1. 碩士及以上學(xué)歷,計(jì)算機(jī)科學(xué)、機(jī)器學(xué)習(xí)、人工智能或相關(guān)領(lǐng)域    

2. 具有 1 年以上的機(jī)器學(xué)習(xí)平臺(tái)或相關(guān)領(lǐng)域的研發(fā)經(jīng)驗(yàn)    

3. 熟練掌握至少一門編程語(yǔ)言如 Golang/Python/C++/C,具備獨(dú)立承擔(dān)復(fù)雜系統(tǒng)開(kāi)發(fā)的能力    

4. 熟悉深度學(xué)習(xí)和 Transformer 基本原理,具有豐富的模型訓(xùn)練、推理框架使用經(jīng)驗(yàn)    

5. 熟練使用模型訓(xùn)練性能分析工具(如 PyTorch Profiler,Nsight),具備優(yōu)秀的數(shù)據(jù)分析能力    

6. 對(duì)大模型訓(xùn)練系統(tǒng)有深刻理解,熟悉高性能計(jì)算網(wǎng)絡(luò)、分布式存儲(chǔ)系統(tǒng)的設(shè)計(jì)和優(yōu)化    

7. 具有出色的責(zé)任心、團(tuán)隊(duì)領(lǐng)導(dǎo)力、溝通協(xié)作能力和自驅(qū)學(xué)習(xí)能力    

8.對(duì)人工智能在圖像處理方面的應(yīng)用有較深研究者優(yōu)先    

  • SOC驗(yàn)證工程師
  • 若干人
  • 青島
  • 2024-07-17
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求


1.獨(dú)立完成ASIC功能模塊的驗(yàn)證任務(wù),包括:制定驗(yàn)證方案,搭建測(cè)試環(huán)境,編寫(xiě)測(cè)試激勵(lì),仿真debug;


2.具備IP和芯片級(jí)驗(yàn)證環(huán)境的設(shè)計(jì),包括必要的建模。


3.負(fù)責(zé)RTL/門級(jí)仿真,代碼/功能覆蓋分析。


4.碩士及以上學(xué)歷,電子工程或計(jì)算機(jī)科學(xué)相關(guān)專業(yè),工作經(jīng)驗(yàn)和職級(jí)不限。


5.熟悉常用驗(yàn)證方法、語(yǔ)言和EDA ,(UVM(Verilog/SystemVerilog,VCS/NC);


6.有相關(guān)數(shù)字邏輯設(shè)計(jì)/驗(yàn)證工作經(jīng)驗(yàn)(FPGA或ASIC,包括課程項(xiàng)目) ;


7.熟悉C/C++語(yǔ)言,perl、 python等腳本語(yǔ)言 ;


8.有ARM、RISC-V等處理器設(shè)計(jì)背景,熟悉SOC片上總線協(xié)議如AMBA、NOC的優(yōu)先;


9.有MIPI、HDMI、 DP、 SPDIF、I2S等音視頻接口背景的優(yōu)先;


10.有USB、PCle、 Ethernet、 DDR、 SD/eMMC、 SPI、CAN等接口背景的優(yōu)先;


11.有人工智能、視頻編解碼等知識(shí)背景的優(yōu)先;富有事業(yè)心和團(tuán)隊(duì)合作精神,中英文溝通表達(dá)能力良好

  • SOC設(shè)計(jì)工程師
  • 若干人
  • 青島
  • 2024-07-31
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求


1.負(fù)責(zé)模塊前端設(shè)計(jì)工作,包括IP集成,模塊設(shè)計(jì),子系統(tǒng)仿真;


2.負(fù)責(zé)芯片級(jí)前端設(shè)計(jì)工作,包括時(shí)鐘,復(fù)位,低功耗,總線,芯片總體集

成; 


3.使用Lint, CDC等工具完成RTL hand-off;


4.完成ASIC到FPGA的設(shè)計(jì)移植;


5.配合后端組完成SDC質(zhì)量檢查和Netlist hand-off;


6.配合驗(yàn)證組完成驗(yàn)證工作;


7.配合軟件人員完成底層驅(qū)動(dòng)開(kāi)發(fā)。


8.計(jì)算機(jī),電子等相關(guān)專業(yè)3年以上工作經(jīng)驗(yàn)


9.熟悉計(jì)算機(jī)體系結(jié)構(gòu),有過(guò)大規(guī)模SoC設(shè)計(jì)經(jīng)驗(yàn);


10.熟悉總線協(xié)議,例如AMBA ACE, AXI, APB;


11.熟悉常用腳本語(yǔ)言(Perl, Python, Makefile等) ,開(kāi)發(fā)工具提高設(shè)計(jì)效率;


12.有過(guò)完整前端設(shè)計(jì)經(jīng)歷,掌握常用前端EDA工具使用,熟悉Lint, CDC, Synthesis;

  • MEMORY設(shè)計(jì)工程師
  • 若干人
  • 青島
  • 2024-07-25
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求

1.密切關(guān)注Memory領(lǐng)域前沿技術(shù)和產(chǎn)品,對(duì)產(chǎn)品線的技術(shù)方向和產(chǎn)品規(guī)劃提出建議;


2.參與公司Memory產(chǎn)品的設(shè)計(jì)、開(kāi)發(fā)、功能定義及芯片架構(gòu)的方案討論;


3.負(fù)責(zé)設(shè)計(jì)PROM/EEPROM/FLASH/MTP/SRAM/DRAM的定制化解決方案;


4.參與公司Memory產(chǎn)品的測(cè)試、Debug工作, 并提交優(yōu)化方案; 


5.完成技術(shù)資料和產(chǎn)品文檔的編寫(xiě)、維護(hù)、歸檔等工作;


6.積極配合、執(zhí)行領(lǐng)導(dǎo)交辦的其他事項(xiàng);


7.本科或以上學(xué)歷,微電子/半導(dǎo)體/集成電路/電子/通信/計(jì)算機(jī)等相關(guān)專業(yè)

  • IO設(shè)計(jì)工程師
  • 若干人
  • 青島
  • 2024-07-25
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求


1.全芯片IO/ESD防護(hù)電路網(wǎng)絡(luò)設(shè)計(jì),對(duì)產(chǎn)品ESD進(jìn)行失效分析與改進(jìn);


2.ESD電路結(jié)構(gòu)開(kāi)發(fā)與驗(yàn)證,包括芯片布局,PAD位置,特殊功能,DC特性,驅(qū)動(dòng)能力,噪聲容限能力等方面的設(shè)計(jì)與優(yōu)化;


3.進(jìn)行ESD/IO設(shè)計(jì)與測(cè)試;


4.建立ESD IP庫(kù)和技術(shù)指標(biāo);


5.半導(dǎo)體器件物理、微電子、電子工程等相關(guān)專業(yè)本科及以上學(xué)歷;


6.5年以上相關(guān)工作經(jīng)驗(yàn);


7.熟練掌握ESD/IO設(shè)計(jì),以及ESD/IO測(cè)試方法;


8.具備模擬電路設(shè)計(jì)基礎(chǔ),熟練使用Cadence軟件對(duì)電路進(jìn)行IO設(shè)計(jì)與仿真;


9.熟悉ESD電路的版圖設(shè)計(jì);工作態(tài)度積極主動(dòng),有良好的團(tuán)隊(duì)合作精神

  • DFT (可測(cè)性設(shè)計(jì))工程師
  • 若干人
  • 青島
  • 2024-07-25
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求


1.完成DFT邏輯設(shè)計(jì),包括:存儲(chǔ)器內(nèi)建自測(cè)試,存儲(chǔ)器內(nèi)建自修復(fù),掃描鏈插入,邊界掃描鏈插入,宏測(cè)試;


2.完成DFT模式時(shí)序約束,幫助DFT模式時(shí)序收斂;


3.幫助芯片bring-up,完成測(cè)試向量的調(diào)試,良率的提升;


4.電子工程碩士或更高學(xué)歷,工作經(jīng)驗(yàn)和職級(jí)不限;


5.學(xué)習(xí)勤奮,工作積極投入;


6.具備以下單項(xiàng)或多項(xiàng)經(jīng)驗(yàn):芯片級(jí)測(cè)試,ASIC編碼和模擬,從RTL到GDS的設(shè)計(jì)實(shí)現(xiàn);


7.富有事業(yè)心和團(tuán)隊(duì)合作精神,溝通表達(dá)能力良好,中英文流利。

  • 模擬電路設(shè)計(jì)工程師
  • 若干人
  • 青島
  • 2024-07-08
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求

1.碩士及以上學(xué)歷,電路與系統(tǒng)、微電子等相關(guān)專業(yè);


2.具備3年以上模擬集成電路設(shè)計(jì)經(jīng)驗(yàn);


3.模擬電路基礎(chǔ)扎實(shí),掌握模擬集成電路設(shè)計(jì)流程,具備基本數(shù)字邏輯電路設(shè)

計(jì)分析能力;


4.有CMOS運(yùn)算放大器、AD/DA、BandGap、 LDO、PLL或其它模擬電路的設(shè)計(jì)流

片經(jīng)驗(yàn);


5.熟練掌握模擬集成電路設(shè)計(jì)仿真軟件和版圖設(shè)計(jì)工具的使用,熟悉測(cè)試分析工具的使用;


良好的英語(yǔ)閱讀能力,有較好的溝通力和執(zhí)行力,較強(qiáng)的邏輯思維和分析能力。

  • 數(shù)字電路設(shè)計(jì)工程師
  • 若干人
  • 青島
  • 2024-07-08
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求


1.碩士學(xué)歷,5年以上數(shù)字芯片設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn);


2.有良好的數(shù)字電路基礎(chǔ),熟悉Verilog/VHDL;


3.熟悉數(shù)字信號(hào)處理基礎(chǔ)知識(shí)加分;


4.熟悉圖像處理算法,TDC/ADC校準(zhǔn)算法加分;


5.具有實(shí)際的MCU系統(tǒng)集成和驗(yàn)證經(jīng)驗(yàn),熟悉RISC-V及12C,SPI,JTAG等常用接口;


6.工作積極主動(dòng),有良好溝通能力和團(tuán)隊(duì)協(xié)作能力; 


7.熟悉腳本語(yǔ)言和行為模型,比如Tcl, Perl, Verilog等并具備相關(guān)經(jīng)驗(yàn);


8.會(huì)使用Cadence/Synopsys/Mentor的主要EDA工具。

  • 資深模擬后端設(shè)計(jì)工程師
  • 若干人
  • 青島
  • 2024-07-04
  • 詳情
  • 職位類型:社會(huì)招聘

任職要求


1.大學(xué)本科或以上學(xué)歷,集成電路,微電子學(xué),電子工程,通信等相關(guān)專業(yè)畢

業(yè);


2.有5年以上模擬版圖設(shè)計(jì)經(jīng)驗(yàn);


3.熟練使用行業(yè)內(nèi)專用軟件工具;


4.了解主流工藝流程,有40nm及以下工藝節(jié)點(diǎn)的流片經(jīng)驗(yàn);


5.具備一般英語(yǔ)閱讀理解和書(shū)寫(xiě)能力;


6.積極進(jìn)取,溝通能力強(qiáng),具備團(tuán)隊(duì)協(xié)作精神,能夠承受工作壓力;


有高速模擬接口電路設(shè)計(jì)版圖設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先考慮。

Copyright ? 2002-2022 展誠(chéng)科技 All Rights Reserved.  魯ICP備18026468號(hào)

国产999精品久久久久久-久久99精品国产麻豆不卡-好男人www免费高清视频在线-69久久久久精品9999不卡片-中文字幕一区二区三区日韩精品